





PATENT ABSTRACTS OF JAPAN

(43) Date of publication of application: 23.02.01

(72) Inventor: **KUBO NORIO**
MINOWA MORIHIKO
NAKAMURA SATOSHI
KAWAGUCHI NORIYUKI
KIMURA MASARU

COPYRIGHT: (C)2001,JPO

SOLUTION: This system is equipped with the searcher 15 to which a prescribed pilot signal transmitted from a transmission side and an information data signal passed through a delay buffer 13 are inputted through a selection part 14. Decision data detected by a detection part 12 are inputted to the searcher 15, which detects the path timing by using the decision data and information data signal together with the pilot signal and outputs the path timing to a reverse spread code generation part 16, which generates a reverse spread code in the path timing. Further, the system is equipped with constitution for correcting errors of the decision data and making a CRC check and detecting and outputting the path timing corresponding to the



(54) [Title of the Invention] CDMA Receiver Device Provided with Judgment Feedback Type Searcher

(57) [Abstract]

[Problems] To precisely detect a pass timing even of a signal with its low S/N ratio with respect to a CDMA receiver provided with a judgment feedback type searcher for detecting a synchronization timing (pass timing) with a spread code series in a reception signal.

[Means for Solving the Problems] A predetermined pilot signal transmitted from a transmission side and an information data signal via a delay buffer 13 each provided a searcher 15 inputted via a selection section 14. Judgment data wave detected by a wave detection section 12 is inputted to the searcher 15, and the searcher 15 detects a pass timing by employing the pilot signal and the judgment data and information data signal. Then, the pass timing is outputted to a back spread code generation section 16, and the back spread code generation section 16 generates a back spread code at the pass timing. Further, a construction is provided such that error correction or CRC check is made for the judgment data, and the pass timing is detected and outputted according to the reliability of the judgment data.

[Claims]

[Claim 1] A CDMA receiver provided with a judgment

feedback type searcher for receiving a predetermined pilot signal transmitted from a transmission side, and detecting a synchronization timing with a spread code series in a reception signal based on the pilot signal, said CDMA receiver comprising:

means for receiving and back spreading an information data signal transmitted from a transmission side, and then, feeding to the searcher judgment data obtained by detecting a wave followed by the back spreading; and

means for inputting to the searcher the received information data signal via a delay buffer, characterized by comprising:

a searcher for voltage adding correlation outputs for each symbol in a predetermined interval for the information data signal, and employing a voltage addition value thereof to detect and output a synchronization timing with a spread code series in a reception signal.

[Claim 2] A CDMA receiver provided with a judgment feedback type searcher according to claim 1, characterized in that the CDMA receiver receives a pilot signal transmitted to be time divided and multiplied into an information data signal, and a predetermined interval length of the information data signal is defined as a length free of an effect of a phase rotation caused by phasing, the searcher detecting and outputting the synchronization timing based on a correlation value obtained by power adding the voltage addition values of the correlation outputs of the pilot signal and information data signal.

[Claim 3] A CDMA receiver provided with a judgment feedback type searcher according to claim 1, characterized in that the CDMA receiver receives a pilot signal transmitted simultaneously in parallel to a channel other than that to which an information data signal is transmitted, and a predetermined interval length of the information data signal is defined as a length free of an effect of a phase rotation caused by phasing, the searcher detecting and outputting the synchronization timing based on a correlation value obtained by power adding a voltage addition value of the correlation outputs of the pilot signal and information data signal of the same timing, the correlation value being power added over a plurality of time intervals.

[Claim 4] A CDMA receiver provided with a judgment feedback type searcher according to any one of claims 1 to 3, said receiver comprising:

 error correction means for carrying out error correction based on an error correction code relevant to the judgment data;

 CRC check means for CRC checking the error corrected data; and

 error rate estimation means for estimating an error rate for each error correction coded unit frame of the judgment data, characterized in that the error rate estimation value of each error correction coded unit frame of the judgment data or the CRC check/judgment result if the error corrected data is fed back to the searcher, and the searcher is provided with means

for outputting the synchronization timing according to the reliability of the judgment data based on the error rate estimation value and the CRC check/judgment result.

[Claim 5] A CDMA receiver provided with a judgment feedback type searcher according to claim 4, characterized in that, in the case where the CRC check judgment result includes an error or in the case where the error rate estimation value is equal to or greater than a predetermined value, the searcher is provided with means for inhibiting an output of the synchronization timing detected by the error correction coded unit frame, and when a synchronization timing is not outputted from the searcher, the CDMA receiver carries out a back spreading process based on the previously outputted synchronization timing.

[Claim 6] A CDMA receiver provided with a judgment feedback type searcher according to claim 4, characterized in that the searcher is provided with means for carrying out weighting for a correlation value of each of the error correction coded unit frames according to the error rate estimation value of each of the error correction coded unit frames.

[Claim 7] A CDMA receiver provided with a judgment feedback type searcher according to claim 6, characterized in that the searcher computes a weight coefficient based on an error count indicated by the error rate estimation value of each of the error correction coded unit frames, and multiplies the weight coefficient for the correlation value of each of the error correction coded unit frames.

[Claim 8] A CDMA receiver provided with a judgment feedback type searcher according to any one of claims 4 to 7, characterized in that, when all errors of each error correction coded unit frame in number are equal to or greater than a predetermined value, the searcher is provided with means for referring to an estimation movement velocity of a moving mechanism, and then, outputting the synchronization timing according to the estimation movement velocity.

[Claim 9] A CDMA receiver provided with a judgment feedback type searcher according to claim 8, characterized in that, in the case where the estimation movement velocity is equal to or greater than a predetermined velocity, there is provided means for inhibiting an output of the synchronization timing.

[Detailed Description of the Invention]

[0001]

[Technical Field to Which the Invention Pertains]

The present invention relates to a CDMA receiver provided with a judgment feedback type searcher for detecting a synchronization timing (pass timing) with a spread code series in a reception signal. In particular, the present invention relates to a CDMA receiver that precisely detects a pass timing even of a signal with its low S/N ratio.

[0002] In the case where a direct spread code division multiple connection (DS-CDMA) system is applied to mobile communication, a searcher function for detecting a reception timing of a reception signal, and then, outputting a synchronization timing

of a back spread code for back spreading a reception signal is essential in a CDMA receiving device.

[0003] In the DS-CDMA system, in order to obtain much more channel capacity, the transmission power of each channel is reduced to the possible minimum by employing RAKE reception or error correction technique. Thus, in the searcher of the CDMA receiver as well, stable operation under a low signal to noise ratio (S/N) is required.

[0004]

[Prior Art] Fig. 11 is an illustrative view of pass timing detection caused by a conventional pilot signal. In a conventional technique of pass timing detection caused by a pilot signal, a pilot signal of a predetermined data pattern is transmitted from a transmission side together with a transmission information data signal; the searcher in the CDMA receiver measures a correlation between the received pilot signal and the predetermined data pattern by employing a sliding correlation device or matched filter, estimates a phase of a reception signal based on such correlation value, and detects a pass timing.

[0005] There are two methods of inserting a pilot signal, that is, a pilot signal interpolation form of multiplying the pilot signal and transmission information data signal in a time division manner, and then, transmitting the pilot signal to be interpolated between the transmission information data signals, as shown in Fig. 11 (a); and a pilot signal extrapolation form of transmitting the pilot signal and transmission information

data signal in parallel by employing an I channel and a Q channel orthogonal to each other, for example, as shown in Fig. 11 (b). [0006] However, a pilot signal is affected by noise on a propagation path as well. In order to reduce an effect of such noise, in the case of the pilot signal interpolation form, as shown in Fig. 11 (a), and, in the case of the pilot signal extrapolation form, as shown in Fig. 11 (b), the correlation output of each symbol in the interval is voltage added by a predetermined pilot signal interval. In addition, in order to eliminate an effect of level change caused by phasing or the like, the voltage addition value of each of some pilot signals is power added to reduce dispersion, thereby improving an S/N ratio of a reception signal in pass timing detection, and improving precision of the pass timing detection under a lower S/N ratio.

[0007]

[Problems to Be Solved by the Invention] In recent years, with advancement of error correction technique (Viterbi decoding, turbo decoding or the like), a spectrum density ratio (E_b/N_0) of signal bit energy to noise power meeting a required allowable error rate is significantly lowered, thus, making it necessary to detect a pass timing under a very low signal to noise ratio (S/N).

[0008] In order to detect a pass timing under a low signal to noise ration (S/N), many more pilot signals are employed, thereby making it necessary to reduce an effect caused by noise by carrying out voltage addition of the correlation output of

such each symbol and power addition of the voltage addition value, and improving precision of pass timing detection.

[0009] However, if a pilot signal insertion rate is increased in pilot signal interpolation form, although an increased number of signals can be used for pass timing detection, thus making it possible to ensure more stable pass timing detection, an amount of information data transmitted as communication information decreases concurrently. As a result, a channel capacitance decreases.

[0010] In addition, instead of increasing the pilot signal insertion rate, the precision of pass timing detection can be improved by employing a pilot signal over a number of intervals, a time required for pass search increases by a time for receiving pilot signals in a number of intervals, which brings about a delay of the start of communication.

[0011] In the case of the pilot signal extrapolation form, the transmission power of a pilot signal is very weak against that of a transmission information data signal. In order to improve the precision of pass timing detection, it is required to increase the transmission power of the pilot signal. However, if the transmission power of the pilot signal is increased, the information data signal in transmission is affected by noise, thus making it necessary to reduce the transmission power of the pilot signal to its possible minimum.

[0012] It is an object of the present invention to provide a CDMA receiver provided with a searcher that stably detects a pass timing under a very low signal to noise ratio (S/N) without

increasing the number of pilot signals and its transmission power, and that detects a pass timing at a high velocity so as to be free of an effect of pass change caused by movement of the receiver.

[0013]

[Means for Solving the Problems] Firstly, a CDMA receiver according to the present invention is provided with a judgment feedback type searcher for receiving a predetermined pilot signal transmitted from a transmission side, and detecting a synchronization timing with a spread code series in a reception signal based on the pilot signal, said CDMA receiver comprising:

means for receiving and back spreading an information data signal transmitted from a transmission side, and then, feeding to the searcher judgment data obtained by detecting a wave followed by the back spreading; and

means for inputting to the searcher the received information data signal via a delay buffer, characterized by comprising:

a searcher for voltage adding correlation outputs for each symbol in a predetermined interval for the information data signal, and employing a voltage addition value thereof to detect and output a synchronization timing with a spread code series in a reception signal.

[0014] With this construction, an information data signal is employed in the same manner as a pilot signal, and a pass timing can be detected precisely under a low signal to noise ratio (S/N

ratio) without increasing the number of pilot signals and by carrying out voltage addition.

[0015] Secondly, a CDMA receiver is provided with a judgment feedback type searcher, characterized in that the CDMA receiver receives a pilot signal transmitted to be time divided and multiplied into an information data signal, and a predetermined interval length of the information data signal is defined as a length free of an effect of a phase rotation caused by phasing, the searcher detecting and outputting the synchronization timing based on a correlation value obtained by power adding the voltage addition values of the correlation outputs of the pilot signal and information data signal.

[0016] Thirdly, a CDMA receiver provided with a judgment feedback type searcher, characterized in that the CDMA receiver receives a pilot signal transmitted simultaneously in parallel to a channel other than that to which an information data signal is transmitted, and a predetermined interval length of the information data signal is defined as a length free of an effect of a phase rotation caused by phasing, the searcher detecting and outputting the synchronization timing based on a correlation value obtained by power adding a voltage addition value of the correlation outputs of the pilot signal and information data signal of the same timing, the correlation value being power added over a plurality of time intervals.

[0017] Fourthly, a CDMA receiver is provided with a judgment feedback type searcher, said receiver comprising:

error correction means for carrying out error

correction based on an error correction code relevant to the judgment data;

CRC check means for CRC checking the error corrected data; and

error rate estimation means for estimating an error rate for each error correction coded unit frame of the judgment data, characterized in that the error rate estimation value of each error correction coded unit frame of the judgment data or the CRC check/judgment result if the error corrected data is fed back to the searcher, and the searcher is provided with means for outputting the synchronization timing according to the reliability of the judgment data based on the error rate estimation value and the CRC check/judgment result.

[0018] Fifthly a CDMA receiver is provided with a judgment feedback type searcher, characterized in that, in the case where the CRC check judgment result includes an error or in the case where the error rate estimation value is equal to or greater than a predetermined value, the searcher is provided with means for inhibiting an output of the synchronization timing detected by the error correction coded unit frame, and when a synchronization timing is not outputted from the searcher, the CDMA receiver carries out a back spreading process based on the previously outputted synchronization timing.

[0019] Sixthly, a CDMA receiver is provided with a judgment feedback type searcher, characterized in that the searcher is provided with means for carrying out weighting for a correlation value of each of the error correction coded unit frames according

to the error rate estimation value of each of the error correction coded unit frames.

[0020] Seventhly a CDMA receiver is provided with a judgment feedback type searcher, characterized in that the searcher computes a weight coefficient based on an error count indicated by the error rate estimation value of each of the error correction coded unit frames, and multiplies the weight coefficient for the correlation value of each of the error correction coded unit frames.

[0021] Eighthly, a CDMA receiver is provided with a judgment feedback type searcher, characterized in that, when all errors of each error correction coded unit frame in number are equal to or greater than a predetermined value, the searcher is provided with means for referring to an estimation movement velocity of a moving mechanism, and then, outputting the synchronization timing according to the estimation movement velocity. Ninthly, a CDMA receiver is provided with a judgment feedback type searcher, characterized in that, in the case where the estimation movement velocity is equal to or greater than a predetermined velocity, there is provided means for inhibiting an output of the synchronization timing.

[0022] Since judgment information data for use in the searcher is data obtained before error correction, some items of information data that have been judged exist (although data obtained after error correction includes fewer errors, since a large amount of delay time is present, judgment data obtained before error correction is employed according to the present

invention.).

[0023] Therefore, an error rate is estimated after error correction, and a quality check is made for judgment information data used for pass estimation. Then, it is determined whether or not the estimated pass timing result by the judgment information data is accepted according to the quality check result, thereby making it possible to precisely detect a pass timing.

[0024]

[Preferred Embodiment of the Invention]

Fig. 1 is an illustrative view shown a basic construction of the present invention. A CDMA receiver according to the present invention, as shown in Fig. 1 (a), is provided with: a back spreading section 11 that back spreads a reception signal; a wave detection section 12 that wave detects the back spread signal; a delay buffer 13 that temporarily stores and delays the received input signal; a selection section 14 that selects either one of the information data signals stored in the delay buffer 13 and pilot signals that is currently in reception, and outputs it; a searcher 15 that detects and outputs a pass timing from an output signal of the selection section 14; and a back spread code generation section 16 that generates a back spread code based on an output signal of the searcher 15.

[0025] In the CDMA receiver according to the present invention, the information data signals stored in the delay buffer 13 are inputted to the searcher 15 via the selection section 14. In

addition, judgment data that is an output of the wave detection section 12 is fed back to the searcher 15, and the searcher 15 uses an information data signal in the same way as that in a pilot signal so as to detect a pass timing based on these input signals.

[0026] In pass timing detection in the searcher 15, when a pilot signal is used, the selection section 14 directly outputs to the searcher 15 a pilot signal included in both or either of the I channel and Q channel of the reception signal. The pilot signal is obtained as a predetermined pattern signal, and thus, the searcher 15 measures a correlation between the received pilot signal and a known pattern signal.

[0027] In addition, when reception information data is used, the selection section 14 selects the temporarily stored reception information data in the delay buffer 13, and outputs the data to the searcher 15. The searcher 15 measures a correlation between the reception information data and judgment data for the reception information data outputted from the wave detection section 12.

[0028] Fig. 1 (b) shows an example of reception signals in I channel and Q channel in the case of the pilot signal interpolation form. Fig. 1 (c) shows an example of reception signals in I channel and Q channel in the case of the pilot signal extrapolation form.

[0029] Fig. 2 is an illustrative view of a delay buffer of an input signal in the present invention described previously. Fig. 2 (a) shows a construction when essential parts of the

construction shown in Fig. 1 are sampled. Fig. 2 (b) is a time chart showing signal frames at points A, B, and C each shown in Fig. 2 (a), where reference numerals assigned in the signal frames each denote slot numbers, and one slot consists of 10-symbol data, for example.

[0030] In the searcher 15, when information data is employed for pass timing detection, the received information data is obtained as unknown data. Thus, the information data is back spread and wave detected by means of a back spreading section 11 and a wave detection section 12, thereby making it necessary to judge information data.

[0031] However, as shown in Fig. 2 (b), the judgment data is delivered from point C of an output of the wave detection section 12, since a delay occurs by a time required for judgment processing (for example, 20 symbols). Thus, an information data input signal at point A is acquired by a delay buffer 13, and is delayed by such delay time (for example, the 20 symbols). Then, a signal at point B that is an output thereof is inputted to the searcher 15, thereby making it possible to adjust a timing.

[0032] Therefore, the information data signal is inputted to the searcher 15 at a timing at which judgment data is fed back to the searcher 15. The above described delay is obtained as a time primarily required for phase estimation. In a large amount of time is required for phase estimation, a delay time increases concurrently.

[0033] Fig. 3 is an illustrative view of correlation

measurement employing the correlation output of each predetermined interval for an information data signal according to the present invention. Fig. 3 (a) shows a case of pilot signal interpolation form, and Fig. 3 (b-1) and Fig. 3 (b-2) each show a case of pilot signal extrapolation form. As shown in the figures, an output of a correlation with judgment data for each predetermined interval is voltage added to an information data signal, and then, the voltage addition value of each interval is voltage added to detect a pass timing.

[0034] In the case where only one searcher is provided as in the embodiment shown in Fig. 1, with respect to a reception signal of pilot signal interpolation, as shown in Fig. 3 (a), voltage addition of the correlation value of each symbol for each predetermined interval is carried out for a pilot signal and an information data signal, and a correlation value with its small dispersion is obtained by performing the voltage addition value power addition.

[0035] In the case where only one searcher is provided, correlation values between the pilot signal and information data signal cannot be detected at the same time for the reception signal of pilot signal extrapolation form. Thus, as shown in Fig. 3 (b-1), pass detection is carried out for only the information data signal. However, when the information data signal is not outputted such as during the start of communication, pass detection is carried out by employing the pilot signal.

[0036] On the other hand, in the case a searcher can detect a two-way signal, with the reception signal of pilot signal

extrapolation, as shown in Fig. 3 (b-2), the pilot signal and information data signal at the same time are subjected to voltage addition in units of blocks (in units of slots), respectively. Thereafter, voltage addition values of the pilot signal and information data in units of blocks between the same time intervals are voltage added, and further, power addition is carried out between the power addition values in some blocks. In this case as well, although voltage addition is carried out in units of data blocks in a predetermined time interval, the data block units are defined as an optimal interval length free of an effect of phase rotation caused by phasing.

[0037] Fig. 4 shows one embodiment of the present invention having a searcher that detects a two-way signal. In the figure, a searcher 45 is provided with: a pilot signal correlation detector 451; an information data signal correlation detector 452; and an adder 453 for power adding the correlation voltage addition value from these phase detectors. The other constituent elements are identical to those in the construction shown in Fig. 1. Like elements are designated by like reference numerals. A duplicated description is omitted here.

[0038] In detection of correlation due to such addition, voltage addition can be carried out in units of blocks that correspond to the frame and slot lengths of W-CDMA that is currently underway of standardization. Namely, a pilot signal is essentially obtained as a signal transmitted for carrying out phase estimation of a channel. In general, a signal length and a cycle which are estimated to be free of an effect of phase

rotation caused by phasing that occurs in movement environment are set. Thus, voltage addition is carried out for each block of the pilot signal, making it possible to detect a correlation precisely.

[0039] Fig. 5 is an illustrative view showing a configuration of the present invention for feeding back an error rate and the CRC check result. The construction shown in Fig. 5 is provided with a basic construction shown in Fig. 1 and a construction for feeding back to the searcher 15 an error rate (BER) value of each frame in error correction coded units and the acceptance judgment result of the frame caused by the CRC check.

[0040] That is, there are newly provided: an error correction section 51 for carrying out error correction of judgment data outputted from the wave detection section 12; a CRC check section 52 for making a CRC check of the error corrected data; a re-encoding section 53 for re-encoding the error corrected data; and an error rate (BER) estimation section 54 for comparing the re-encoded data with the judgment data, thereby estimating an error rate.

[0041] Then, a CRC check section 52 makes a CRC check in units of error correction frames, and checks whether or not an error occurs with each frame. In addition, the judgment data obtained after error correction is re-encoded by the re-encoded data 53, in the error rate (BER) estimation section 54, the judgment data obtained after error correction is compared with the re-encoded data obtained before and after error correction, thereby estimating an error rate of the judgment data. At this time,

in the case where it is judged by the acceptance judgment of the CRC check that no error occurs with the frame, complete error rate estimation is possible.

[0042] In the embodiment shown in Fig. 5, the number of errors for each frame outputted from the error rate (BER) estimation section 54 and the acceptance judgment result outputted from the CRC check section 42 are fed back to the searcher 15, and the precision of pass timing detection in the searcher 15 is improved. Hereinafter, specific means will be described.

[0043] Fig. 6 is an illustrative view showing pass timing detection in units of error encoded units of pilot signal interpolation form according to the present invention. As shown in the figure, voltage addition of the correlation values is carried out in units of blocks in a predetermined length of the pilot signal and information data signal, and the voltage addition value is power added in error correction encoded units. In addition, a correlation value obtained by further power adding a power addition value of some correction encoded units is inputted to a pass detection circuit 61 of the searcher 15.

[0044] An output of the pass detection circuit 61 is inputted to a pass timing delivery gate 62, and the acceptance judgment result of the previously described CRC check section 52 and an error rate estimation value of the error rate (BER) estimation section 54 are inputted to the pass timing delivery gate 62. The pass timing delivery gate 62 determines as follows whether or not the pass timing detection result is outputted to the back spread code generation section 16 based on these acceptance

judgment result and error rate estimation value.

[0045] In the case where an error occurs as the result of the CRC check, it means that there are many errors such that error correction cannot be carried out for judgment data fed back to the searcher 15. Thus, the reliability of pass detection using the information data is regarded as low. Then, the pass timing delivery gate 62 is interrupted, and the pass timing detection result is not reflected at the back spread code generation section 16. The back spread code generation section 16 continuously generates a back spread code at the previous pass timing.

[0046] In the case where it is judged that no error occurs as the result of the CRC check, when an error rate estimated from re-encoding data and judgment data is equal to or greater than a predetermined value, the reliability of pass detection is regarded as low. Then, the pass timing delivery gate 62 is interrupted, and the pass timing detection result is not reflected at the back spread code generation section 16.

[0047] Fig. 7 is an illustrative view showing pass timing detection due to weighting according to an error rate in the case of pilot signal interpolation according to the present invention. As shown in Fig. 7, voltage addition of the correlation values is carried out in units of blocks in predetermined lengths of the pilot signal and information data signal, and the voltage addition value is power added in error correction encoded units. Then, the correlation values of the power addition values in the error correction encoded units are

stored in correlation value memories 71₁, 71₂, and 71₃, and weightings (W1, W2, and W3) are carried out according to the error rate (BER) estimation value of each error correction encoded unit, and the correlation values obtained by power adding the correlation value of each error correction encoded unit for which the weightings are carried out are inputted to a pass detection circuit 73.

[0048] A weight control section 72 outputs weight coefficients (W1, W2, and W3) according to the error rate (BER) estimation value of each error correction encoded unit, and the error rate (BER) estimation value of each error correction encoded unit is computed by means of an error rate (BER) estimation section 54 shown in Fig. 5 described previously. A time lag occurs between the error correction encoded units in computing the error rate of each error correction encoded unit, thus making it necessary to provide the correlation value memories 71₁, 71₂, and 71₃, each of which stores the correlation value of each error correction encoded unit.

[0049] Fig. 8 is an illustrative view showing pass timing detection in error correction encoded units of pilot signal extrapolation form according to the present invention. In the present embodiment, voltage addition of the correlation values are carried out, respectively, in units of blocks in predetermined lengths of the pilot signal and information data signal, and a voltage addition value of the correlation values of the pilot signal and information data signal is power added between blocks at the same timing. In addition, these power

addition values are power added in error correction encoded units. Further, the correlation values obtained by further power adding the power addition values of some correction encoded units are inputted to a pass detection circuit 81 of the searcher 15.

[0050] In this case as well, as in the embodiment shown in Fig. 6, an output of the pass detection circuit 81 is inputted to the pass timing delivery gate 72. In addition, the acceptance judgment result of the CRC check section 42 and the error rate estimation value of the error rate (BER) estimation section 54 is inputted to the pass timing delivery gate 82.

[0051] The pass timing delivery gate 82 determines whether or not the pass timing detection result is outputted to the back spread code generation section 16 based on these acceptance judgment result or error rate estimation value. The determination technique is similar to that in the case of pilot interpolation form shown in Fig. 6. A duplicated description is omitted here. Reflection of the pass timing detection result at the back spread code generation section 16 is controlled similarly according to the CRC check result or error rate value.

[0052] Fig. 9 is an illustrative view showing pass timing detection by error rate weighting in the case of pilot signal extrapolation form according to the present invention. As shown in the figure, voltage addition of the correlation values are carried out, respectively, in units of blocks in predetermined lengths of the pilot signal and information data signal, and the voltage addition values of the correlation

values of the pilot signal and information data signal between same timing blocks are carried out. In addition, these power addition values are power added in error correction encoded units, and the power added correlation values are stored in correlation memories 91₁, 91₂, and 91₃. In addition, weightings (W1, W2, and W3) are carried out for the correlation value in such each error correction encoded unit according to the error rate (BER) estimation value of each error correction encoded unit, and the correlation values obtained by power adding the correlation values of each error correction encoded unit for which the weightings are carried out are inputted to a pass detection circuit 93.

[0053] As in the embodiment shown in Fig. 6, a weight control section 92 outputs weight coefficients (W1, W2, and W3) according to the error rate (BER) estimation value of each error correction encoded unit, and the error rate (BER) estimation value for each error correction encoded unit is computed by means of the error rate (BER) estimation section 54 shown in Fig. 5 described previously. The reason which the correlation value memories 91₁, 91₂, and 91₃, each of which stores the correlation value of each error correction encoded unit is identical to that in the case of the embodiment shown in Fig. 7.

[0054] Fig. 10 shows an example of weight coefficient computation according to the error rate estimation value of each error correction encoded unit in the present invention. Fig. 10 (a) shows an example of weight coefficient computation method when the movement velocity of the CMA receiver is not taken

consideration into; and Fig. 10 (b) shows an example of the weight coefficient computation method when the movement velocity is taken consideration into.

[0055] Now, assuming that the error counts in each of the first, second, and third error correction encoded unit frames are defined as N_1 , N_2 , and N_3 , respectively, and $Z = N_1 + N_2 + N_3$, the respective weight coefficients W_1 , W_2 , and W_3 relevant to the correlation values of the first, second, and third error correction encoded unit frames are computed as follows.

$$W_1 = (Z/N_1)/(Z/N_1 + Z/N_2 + Z/N_3)$$

$$W_2 = (Z/N_2)/(Z/N_1 + Z/N_2 + Z/N_3)$$

$$W_3 = (Z/N_3)/(Z/N_1 + Z/N_2 + Z/N_3)$$

where $W_1 + W_2 + W_3 = 1$.

[0056] The weight coefficients W_1 , W_2 , and W_3 each are obtained as values that are inversely proportional to the error counts in local blocks, respectively. That is, the larger number of errors is, the smaller value of the coefficient is. The smaller number of errors is, the larger value of the coefficient is. In this way, the weight coefficient according to an inverse number of the error counts is multiplied for the correlation value of each block, whereby the precision of the correlation value can be improved. In the present embodiment, although there is shown an example when the correlation value is computed by using three error correction encoded unit frames, of course, the number of frames is not limited thereto.

[0057] Further, as shown in Fig. 10 (b), reference is made to the estimated movement velocity. For example, when all the

error counts N_1 , N_2 , and N_3 of each frames are equal to or greater than a predetermined value, reference is made to the corresponding estimated movement velocity V . In the case where the estimated movement velocity V is equal to or less than a velocity V_{fast} or less, operation is carried out at the immediately preceding timing instead of resetting of a pass timing. In the case where the estimated movement velocity V is equal to or greater than a predetermined velocity V_{fast} , resetting is provided.

[0058] This is because, in the case where the estimated movement velocity V is equal to or less than a predetermined velocity V_{fast} , it is considered that a pass state does not change so drastically, and when the error counts are very large, the precision is improved more remarkably by carrying out back spreading at the immediately preceding pass timing.

[0059] The estimated movement velocity V can be estimated by measuring a phasing change frequency (the counts of which a phasing change level cross a predetermined level value per a unit time), for example.

[0060] When any of the error counts N_1 , N_2 , and N_3 of frames each are equal to or less than a predetermined value, weight coefficients are computed by the computation method shown in Fig. 9 (a) described previously. Then, a pass timing is detected based on the correlation value obtained by power adding the correlation values obtained by multiplying the weight coefficients, whereby the pass timing can be detected precisely.

[0061] As has been described above, according to the present invention, pass timing detection is carried out by using an information data signal in the same way as in a pilot signal, whereby the precision of the pass timing detection under a signal to noise ratio (S/N) can be improved without increasing the insert rate of the pilot signal and increasing the transmission power of the pilot signal.

[0062] In addition, error correction and CRC check are carried out with respect to judgment data of the received information data signal. Then, the reliability of feedback judgment data is evaluated by employing the check result and the error rate estimation value of the judgment data. In the case where the reliability of the feedback judgment data is low, the pass timing detection result detected by using the information data signal is erased, making it possible to set a pass timing with higher reliability.

[0063] Further, a pass timing is detected by employing a plurality of correction values weighted according to the weighting an error rate estimation value of judgment data, whereby the precision of a pass timing can be set.

[Brief Description of the Drawings]

[Fig. 1]

Fig. 1 is an illustrative view of a basic construction according to the present invention.

[Fig. 2]

Fig. 2 is an illustrative view of a delay buffer for an input signal according to the present invention.

[Fig. 3]

Fig. 3 is an illustrative view of correlation measurement using a correlation output of each predetermined interval of an information data signal according to the present invention.

[Fig. 4]

Fig. 4 is an illustrative view of one embodiment of the present invention having a searcher that detects a two-way signal.

[Fig. 5]

Fig. 5 is an illustrative view of a construction according to the present invention for feeding back an error rate and CRC check result.

[Fig. 6]

Fig. 6 is an illustrative view showing pass timing detection in error correction encoded units of pilot signal interpolation form according to the present invention.

[Fig. 7]

Fig. 7 is an illustrative view showing pass timing detection caused by weighting according to an error rate in the case of pilot signal interpolation form according to the present invention.

[Fig. 8]

Fig. 8 is an illustrative view showing pass timing detection in error correction encoded units of pilot signal extrapolation form according to the present invention.

[Fig. 9]

Fig. 9 is an illustrative view showing pass timing detection caused by error rate weighting in the case of pilot signal extrapolation form according to the present invention. [Fig. 10]

Fig. 10 is a view showing an example of weight coefficient computation according to the error rate estimation value of each error correction encoded unit in the present invention.

[Fig. 11]

Fig. 11 is an illustrative view showing conventional pass timing detection using a pilot signal.

[Reference Numerals]

- 11 Back spreading section
- 12 Wave detection section
- 13 Delay buffer
- 14 Selection section
- 15 Searcher
- 16 Back spread code generation section

[FIG. 1]

ILLUSTRATIVE VIEW OF BASIC CONSTRUCTION ACCORDING TO THE
PRESENT INVENTION

(a) BASIC CONSTRUCTION

11 BACK SPREADING SECTION

12 WAVE DETECTION SECTION

JUDGMENT DATA

15 SEARCHER

16 BACK SPREAD CODE GENERATION SECTION

(b) PILOT SIGNAL INTERPOLATION FORM

PILOT SIGNAL

INFORMATION DATA SIGNAL

PILOT SIGNAL

INFORMATION DATA SIGNAL

(c) PILOT SIGNAL EXTRAPOLATION FORM

PILOT SIGNAL

INFORMATION DATA SIGNAL

[FIG. 2]

ILLUSTRATIVE VIEW OF DELAY BUFFER OF INPUT SIGNAL IN THE PRESENT
INVENTION

(a) INPUT SIGNAL

POINT A

PROCESSING DELAY FOR 20 SYMBOLS

11 BACK SPREADING SECTION

12 WAVE DETECTION SECTION

13 RAM (20 SYMBOL BUFFER)

15 SEARCHER

16 BACK SPREAD CODE GENERATION SECTION

(b)

POINT A

SPREAD INPUT SIGNAL

POINT B

POINT C

10 SYMBOLS

BACK SPREAD AND WAVE DETECTED JUDGMENT DATA

[FIG. 3]

ILLUSTRATIVE VIEW OF CORRELATION MEASUREMENT EMPLOYING
CORRELATION OUTPUT FOR EACH PREDETERMINED INTERVAL OF
INFORMATION DATA SIGNAL ACCORDING TO THE PRESENT INVENTION

(a) IN THE CASE OF PILOT SIGNAL INTERPOLATION FORM
VOLTAGE ADDITION

POWER ADDITION

PILOT SIGNAL

DATA SIGNAL

(b-1) IN THE CASE OF PILOT SIGNAL EXTRAPOLATION FORM (ONE
SEARCHER)

VOLTAGE ADDITION

PILOT SIGNAL

DATA SIGNAL

POWER ADDITION

(b-2) IN THE CASE OF PILOT SIGNAL EXTRAPOLATION (TWO SEARCHERS)

VOLTAGE ADDITION

POWER ADDITION

VOLTAGE ADDITION

POWER ADDITION: REDUCING DEVIATION

[FIG. 4]

ILLUSTRATIVE VIEW OF ONE EMBODIMENT OF THE PRESENT INVENTION
HAVING SEARCHER THAT DETECTS TWO-WAY SIGNAL

11 BACK SPREADING

12 WAVE DETECTION

451 PILOT SIGNAL CORRELATION VALUE DETECTOR

452 DATA SIGNAL CORRELATION VALUE DETECTOR

453 ADDER

16 BACK SPREAD CODE GENERATION

JUDGMENT DATA

JUDGMENT DATA

SEARCHER

[FIG. 5]

ILLUSTRATIVE VIEW OF CONSTRUCTION OF THE PRESENT INVENTION FOR
FEEDING BACK ERROR RATE AND CRC CHECK RESULT

11 BACK SPREADING SECTION

12 WAVE DETECTION SECTION

51 ERROR CORRECTION SECTION

52 CRC CHECK SECTION

53 RE-ENCODING SECTION

15 SEARCHER

16 BACK SPREAD CODE GENERATION SECTION

JUDGMENT DATA

54 BER ESTIMATION SECTION

ACCEPTANCE JUDGMENT RESULT

ERROR COUNT FOR EACH FRAME

[FIG. 6]

ILLUSTRATIVE VIEW OF PASS TIMING DETECTION IN ERROR CORRECTION
ENCODED UNITS OF PILOT SIGNAL INTERPOLATION FORM ACCORDING TO
THE PRESENT INVENTION

VOLTAGE ADDITION

ERROR CORRECTION ENCODED UNITS

CORRELATION VALUE

61 PASS DETECTION CIRCUIT

62 PASS TIMING DELIVERY GATE

PASS TIMING (TO BACK SPREAD CODE GENERATION SECTION)

ACCEPTANCE JUDGMENT RESULT (CRC CHECK) OR BER ESTIMATION VALUE

[FIG. 7]

ILLUSTRATIVE VIEW OF PASS TIMING DETECTION CAUSED BY WEIGHTING
ACCORDING TO ERROR RATE IN THE CASE OF PILOT SIGNAL INTERPOLATION
IN THE PRESENT INVENTION

ERROR CORRECTION ENCODED UNIT

VOLTAGE ADDITION

71₁ CORRELATION VALUE MEMORY

71₂ CORRELATION VALUE MEMORY

71₃ CORRELATION VALUE MEMORY

BER ESTIMATION VALUE *1

BER ESTIMATION VALUE *2

BER ESTIMATION VALUE *3

72 WEIGHT CONTROL SECTION

CORRELATION VALUE

73 PASS DETECTION CIRCUIT

PASS TIMING (TO BACK SPREAD CODE GENERATION SECTION)

[FIG. 8]

ILLUSTRATIVE VIEW OF PASS TIMING DETECTION IN ERROR CORRECTION
ENCODED UNITS OF PILOT SIGNAL EXTRAPOLATION FORM ACCORDING TO
THE PRESENT INVENTION

VOLTAGE ADDITION

POWER ADDITION

VOLTAGE ADDITION

ERROR CORRECTION ENCODED UNITS

CORRELATION VALUE

81 PASS DETECTION CIRCUIT

82 PASS TIMING DELIVERY GATE

PASS TIMING (TO BACK SPREAD CODE GENERATION SECTION)

ACCEPTANCE JUDGMENT RESULT (CRC CHECK) OR BER ESTIMATION VALUE

[FIG. 9]

ILLUSTRATIVE VIEW OF PASS TIMING DETECTION CAUSED BY WEIGHTING
ACCORDING TO ERROR RATE IN THE CASE OF PILOT SIGNAL EXTRAPOLATION
IN THE PRESENT INVENTION

ERROR CORRECTION ENCODED UNIT

VOLTAGE ADDITION

POWER ADDITION

VOLTAGE ADDITION

91₁ CORRELATION VALUE MEMORY

91₂ CORRELATION VALUE MEMORY

91₃ CORRELATION VALUE MEMORY

BER ESTIMATION VALUE *1

BER ESTIMATION VALUE *2

BER ESTIMATION VALUE *3

92 WEIGHT CONTROL SECTION

CORRELATION VALUE

93 PASS DETECTION CIRCUIT

PASS TIMING (TO BACK SPREAD CODE GENERATION SECTION)

[FIG. 10]

EXAMPLE OF WEIGHT COEFFICIENT COMPUTATION ACCORDING TO ERROR
RATE ESTIMATION VALUE FOR EACH ERROR CORRECTION ENCODED UNIT
IN THE PRESENT INVENTION

(a) EXAMPLE OF WEIGHT COEFFICIENT METHOD

N1 (ERROR COUNT IN BLOCK 1)

WEIGHT COEFFICIENT (W1)

W1 (WEIGHT COEFFICIENT OF BLOCK 1)

N2 (ERROR COUNT IN BLOCK 2)

WEIGHT COEFFICIENT (W2)

W2 (WEIGHT COEFFICIENT OF BLOCK 2)

N3 (ERROR COUNT IN BLOCK 3)

WEIGHT COEFFICIENT (W3)

W3 (WEIGHT COEFFICIENT OF BLOCK 3)

(b) EXAMPLE OF SETTING WEIGHT COEFFICIENT BY JUDGING MOVEMENT
VELOCITY

N1 (ERROR COUNT IN BLOCK 1)

N2 (ERROR COUNT IN BLOCK 2)

N3 (ERROR COUNT IN BLOCK 3)

IF (WHEN N1, N2, AND N3 ARE ALL N OR MORE)

IF ($V < V_{FAST}$) NO RESETTING

ELSE

SETTING

ELSE

SETTING

SETTING METHOD

WEIGHT COEFFICIENT (W1)

WEIGHT COEFFICIENT (W2)

WEIGHT COEFFICIENT (W3)

ESTIMATED MOVEMENT VELOCITY (V)

W1 (WEIGHT COEFFICIENT OF BLOCK 1)

W2 (WEIGHT COEFFICIENT OF BLOCK 2)

W3 (WEIGHT COEFFICIENT OF BLOCK 3)

[FIG. 11]

ILLUSTRATIVE VIEW OF CONVENTIONAL PASS TIMING DETECTION CAUSED
BY PILOT SIGNAL

(a) PILOT SIGNAL INTERPOLATION FORCE

VOLTAGE ADDITION: IMPROVED S/N

PILOT SIGNAL

DATA SIGNAL

POWER ADDITION: REDUCING DISPERSION

(b) PILOT SIGNAL EXTRAPOLATION FORM

VOLTAGE ADDITION

POWER ADDITION: REDUCING DISPERSION

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2001-53644

(P2001-53644A)

(43) 公開日 平成13年2月23日 (2001.2.23)

(51) Int.Cl.⁷

H 0 4 B 1/707

識別記号

F I

H 0 4 J 13/00

データベース* (参考)

D 5 K 0 2 2

審査請求 未請求 請求項の数 9 O L (全 13 頁)

(21) 出願番号 特願平11-229702

(22) 出願日 平成11年8月16日 (1999.8.16)

(71) 出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番1号

(72) 発明者 久保 徳郎

神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内

(72) 発明者 箕輪 守彦

神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内

(74) 代理人 100105337

弁理士 眞鍋 潔 (外3名)

最終頁に続く


(54) 【発明の名称】 判定帰還形サーチャーを具備したCDMA受信装置

(57) 【要約】


【課題】 受信信号中の拡散コード系列との同期タイミング (パスタイミング) を検出するための判定帰還形サーチャーを備えたCDMA受信装置に関し、低S/N比の信号でも精度良くパスタイミングを検出する。

【解決手段】 送信側から送信される既定のパイロット信号と、遅延バッファ13を介した情報データ信号とが、選択部14を介して入力されるサーチャー15を備える。サーチャー15には検波部12で検波した判定データが入力され、サーチャー15は、パイロット信号とともに、該判定データと情報データ信号とを用いてパスタイミングを検出し、該パスタイミングを逆拡散コード発生部16に出力し、逆拡散コード発生部16は該パスタイミングで逆拡散コードを発生する。更に、判定データに対して誤り訂正やCRCチェックを行い、判定データの信頼度に応じてパスタイミングを検出して出力する構成を備える。


本発明の基本構成の説明図



(b) パイロット信号内挿形



(c) パイロット信号外挿形



【特許請求の範囲】

【請求項1】 送信側から送信される既定のパイロット信号を受信し、該パイロット信号を基に、受信信号中の拡散コード系列との同期タイミングを検出するサーチャーを備えたCDMA受信装置において、送信側から送信される情報データ信号を受信して逆拡散し、該逆拡散の後に検波して得られる判定データをサーチャーに帰還する手段と、該受信した情報データ信号を遅延バッファを介して該サーチャーに入力する手段とを備え、

前記情報データ信号の所定区間のシンボル毎の相関出力を電圧加算し、それらの電圧加算値を用いて、受信信号中の拡散コード系列との同期タイミングを検出して出力するサーチャーを備えたことを特徴とする判定帰還形サーチャーを具備したCDMA受信装置。

【請求項2】 前記CDMA受信装置は、情報データ信号に時分割多重されて送信されるパイロット信号を受信し、かつ、前記情報データ信号の所定区間長は、フェージングによる位相回転の影響が無い長さとし、前記サーチャーは、前記パイロット信号及び情報データ信号の相関出力の電圧加算値を電力加算した相関値を基に、前記同期タイミングを検出して出力することを特徴とする請求項1に記載の判定帰還形サーチャーを具備したCDMA受信装置。

【請求項3】 前記CDMA受信装置は、情報データ信号が送信されるチャンネルとは別のチャンネルで同時に並行して送信されるパイロット信号を受信し、かつ、前記情報データ信号の所定区間長は、フェージングによる位相回転の影響が無い長さとし、

前記サーチャーは、同一タイミングの前記パイロット信号及び情報データ信号の相関出力の電圧加算値を電力加算した相関値を、更に複数の時間区間に互って電力加算した相関値を基に、前記同期タイミングを検出して出力することを特徴とする請求項1に記載の判定帰還形サーチャーを具備したCDMA受信装置。

【請求項4】 前記判定データに対して誤り訂正符号を基に誤り訂正を行う誤り訂正手段と、該誤り訂正したデータをCRCチェックするCRCチェック手段と、前記判定データの誤り訂正符号化単位フレーム毎のエラーレートを推定するエラーレート推定手段とを備え、前記サーチャーに、該判定データの誤り訂正符号化単位フレーム毎のエラーレート推定値又は該誤り訂正したデータのCRCチェック判定結果を帰還し、前記サーチャーは、該エラーレート推定値又は該CRCチェック判定結果を基に、前記判定データの信頼度に応じて前記同期タイミングを出力する手段を備えたことを特徴とする請求項1乃至3のいずれかに記載の判定帰還形サーチャーを具備したCDMA受信装置。

【請求項5】 前記CRCチェック判定結果が誤り有りである場合、又は前記エラーレート推定値が所定値以上

である場合に、前記サーチャーは該誤り訂正符号化単位フレームで検出された前記同期タイミングの出力を阻止する手段を備え、

前記CDMA受信装置は、サーチャーから同期タイミングが出力されないときは、前回出力された同期タイミングを基に逆拡散処理を行うことを特徴とする請求項4に記載の判定帰還形サーチャーを具備したCDMA受信装置。

【請求項6】 前記サーチャーは、前記誤り訂正符号化単位フレーム毎のエラーレート推定値に応じて、該誤り訂正符号化単位フレーム毎の相関値に重み付けを行う手段を備えたことを特徴とする請求項4に記載の判定帰還形サーチャーを具備したCDMA受信装置。

【請求項7】 前記サーチャーは、前記誤り訂正符号化単位フレーム毎のエラーレート推定値が示すエラー数を基に、重み係数を算出し、該重み係数を前記誤り訂正符号化単位フレーム毎の相関値に乗算することを特徴とする請求項6に記載の判定帰還形サーチャーを具備したCDMA受信装置。

【請求項8】 前記サーチャーは、各誤り訂正符号化単位フレームのエラー数が全てある値以上のとき、移動機の推定移動速度を参照し、該推定移動速度に応じて前記同期タイミングを出力する手段を備えたことを特徴とする請求項4乃至7のいずれかに記載の判定帰還形サーチャーを具備したCDMA受信装置。

【請求項9】 前記推定移動速度が或る所定の速度以上の場合、前記同期タイミングの出力を阻止する手段を備えたことを特徴とする請求項8に記載の判定帰還形サーチャーを具備したCDMA受信装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は受信信号中の拡散コード系列との同期タイミング（パスタイミング）を検出するための判定帰還形サーチャーを備えたCDMA受信装置に関し、特に、低S/N比の信号でも精度良くパスタイミングを検出するCDMA受信装置に関する。

【0002】直接拡散符号分割多元接続（DS-CDMA）方式を移動通信に適用した場合、受信信号の受信タイミングを検出し、受信信号を逆拡散するための逆拡散コードの同期タイミングを出力するサーチャーの機能は、CDMA受信装置において必須の機能である。

【0003】DS-CDMA方式においては、より多くのチャンネル容量を得るために、レイク受信や誤り訂正技術を用い、各チャンネル当たりの送信電力を可能な限り低下させている。そのため、CDMA受信装置のサーチャーにおいても、低い信号対雑音比（S/N）下での安定した動作が求められている。

【0004】

【従来の技術】図11は従来のパイロット信号によるパスタイミング検出の説明図である。従来のパイロット信

号によるパスタミング検出の技術は、送信側から既定のデータパターンのパイロット信号を送信情報データ信号と共に送信し、CDMA受信装置内のサーチャーは、受信したパイロット信号と既定のデータパターンとの相関をスライディング相関器又はマッチトフィルタを用いて測定し、その相関値を基に受信信号の位相を推定し、パスタミングを検出している。

【0005】パイロット信号の挿入方法としては、図11の(a)に示すように、パイロット信号と送信情報データ信号とを時分割多重し、パイロット信号を送信情報データ信号の間に挿入して送信するパイロット信号内挿形と、図の(b)に示すように、パイロット信号と送信情報データ信号とを、例えば、それぞれ互いに直行するIチャネルとQチャネルとを用いて並行して送信するパイロット信号外挿形との二通りの方法がある。

【0006】しかし、パイロット信号も伝搬路上で雑音の影響を受けるので、その雑音の影響を低減するために、パイロット信号内挿形の場合は図の(a)に示すように、また、パイロット信号外挿形の場合は図の(b)に示すように、所定のパイロット信号区間毎に、該区間の各シンボル毎の相関出力を電圧加算し、かつ、フェージング等によるレベル変動の影響を除去するために、幾つかのパイロット信号毎の電圧加算値を電力加算して分散を小さくし、パスタミング検出における受信信号のS/N比の向上を図り、より低いS/N比下でのパスタミング検出の精度を向上させている。

【0007】

【発明が解決しようとする課題】近年、誤り訂正技術(ビタビ復号、ターボ復号等)の進歩により、所要の許容エラーレイトを満たす信号ビットエネルギー対雑音電力スペクトル密度比(E_b/N_o)が益々低下しているため、非常に低い信号対雑音比(S/N)下で、パスタミングを検出することが要求されている。

【0008】低い信号対雑音比(S/N)下で、パスタミングを検出するためには、より多くのパイロット信号を用い、そのシンボル毎の相関出力の電圧加算及びその電圧加算値の電力加算を行って雑音による影響を低減し、パスタミングの検出の精度を向上させる必要がある。

【0009】しかし、パイロット信号内挿形においてパイロット信号の挿入比率を大きくすると、パスタミング検出に使用し得る信号数が多くなるため、より安定したパスタミング検出が可能となるが、通信情報として送信される情報データ量は、その分減少するため、結果としてチャネル容量が減少する。

【0010】また、パイロット信号の挿入比率を上げずに、多数の区間に亘るパイロット信号を用いてパスタミング検出の精度を高めることもできるが、多数の区間のパイロット信号を受信する時間分、パスサーチに要する時間が長くなり、通信の開始の遅延をもたらすことと

なる。

【0011】また、パイロット信号外挿形の場合は、送信情報データ信号に対してパイロット信号の送信電力は非常に弱く、パスタミング検出の精度を高めるにはパイロット信号の送信電力を大きくする必要があるが、パイロット信号の送信電力を増加させると、送信中の情報データ信号に対して雑音として影響するため、パイロット信号の送信電力は極力低減する必要がある。

【0012】本発明は、非常に低い信号対雑音比(S/N)下で、パイロット信号数及びその送信電力を増大させることなく、安定的にパスのタイミングを検出するとともに、受信装置の移動によるパスの変動の影響を受けないように、高遠にパスタミングを検出するサーチャーを備えたCDMA受信装置を提供することを目的とする。

【0013】

【課題を解決するための手段】本発明の判定帰還形サーチャーを具備したCDMA受信装置は、(1)送信側から送信される既定のパイロット信号を受信し、該パイロット信号を基に、受信信号中の拡散コード系列との同期タイミングを検出するサーチャーを備えたCDMA受信装置において、送信側から送信される情報データ信号を受信して逆拡散し、該逆拡散の後に検波して得られる判定データをサーチャーに帰還する手段と、該受信した情報データ信号を遅延バッファを介して該サーチャーに入力する手段とを備え、前記情報データ信号の所定区間のシンボル毎の相関出力を電圧加算し、それらの電圧加算値を用いて、受信信号中の拡散コード系列との同期タイミングを検出して出力するサーチャーを備えたものである。

【0014】この構成により、情報データ信号をパイロット信号と同等に用いることとなり、パイロット信号数を増やすことなく、また、電圧加算を行うことで低い信号対雑音比(S/N)下で、精度良くパスのタイミングを検出することができる。

【0015】また、(2)前記CDMA受信装置は、情報データ信号に時分割多重されて送信されるパイロット信号を受信し、かつ、前記情報データ信号の所定区間長は、フェージングによる位相回転の影響が無い長さとし、前記サーチャーは、前記パイロット信号及び情報データ信号の相関出力の電圧加算値を電力加算した相関値を基に、前記同期タイミングを検出して出力するものである。

【0016】また、(3)前記CDMA受信装置は、情報データ信号が送信されるチャネルとは別のチャネルで同時に並行して送信されるパイロット信号を受信し、かつ、前記情報データ信号の所定区間長は、フェージングによる位相回転の影響が無い長さとし、前記サーチャーは、同一タイミングの前記パイロット信号及び情報データ信号の相関出力の電圧加算値を電力加算した相関値

を、更に複数の時間区間に亘って電力加算した相関値を基に、前記同期タイミングを検出して出力するものである。

【0017】また、(4) 前記判定データに対して誤り訂正符号を基に誤り訂正を行う誤り訂正手段と、該誤り訂正したデータをCRCチェックするCRCチェック手段と、前記判定データの誤り訂正符号化単位フレーム毎のエラーレートを推定するエラーレート推定手段とを備え、前記サーチャーは、該判定データの誤り訂正符号化単位フレーム毎のエラーレート推定値又は該誤り訂正したデータのCRCチェック判定結果を帰還し、前記サーチャーは、該エラーレート推定値又は該CRCチェック判定結果を基に、前記判定データの信頼度に応じて前記同期タイミングを出力する手段を備えたものである。この構成により、判定データの信頼度を評価し、判定データの信頼度に応じて精度の高い同期タイミングを出力することができる。

【0018】また、(5) 前記CRCチェック判定結果が誤り有りである場合、又は前記エラーレート推定値が所定値以上である場合に、前記サーチャーは該誤り訂正符号化単位フレームで検出された前記同期タイミングの出力を阻止する手段を備え、前記CDMA受信装置は、サーチャーから同期タイミングが出力されないときは、前回出力された同期タイミングを基に逆拡散処理を行うものである。

【0019】また、(6) 前記サーチャーは、前記誤り訂正符号化単位フレーム毎のエラーレート推定値に応じて、該誤り訂正符号化単位フレーム毎の相関値に重み付けを行う手段を備えたものである。

【0020】また、(7) 前記サーチャーは、前記誤り訂正符号化単位フレーム毎のエラーレート推定値が示すエラー数を基に、重み係数を算出し、該重み係数を前記誤り訂正符号化単位フレーム毎の相関値に乗算するものである。

【0021】また、(8) 前記サーチャーは、各誤り訂正符号化単位フレームのエラー数が全てある値以上のとき、移動機の推定移動速度を参照し、該推定移動速度に応じて前記同期タイミングを出力する手段を備えたものである。また、(9) 前記推定移動速度が或る所定の速度以上の場合、前記同期タイミングの出力を阻止する手段を備えたものである。

【0022】サーチャーで使用する判定情報データは誤り訂正前のデータなので(誤り訂正後のデータの方が誤り数が少ないが、遅延時間が大きいので、本発明は誤り訂正前の判定データを用いる。)、誤判定された情報データがある程度存在する。

【0023】そこで誤り訂正後に誤り率推定を行い、パス推定に使用した判定情報データの品質チェックを行う。そして品質チェック結果により、判定情報データにより推定したパスタミング結果の採用・不採用を決定

することにより、パスタミングの検出を精度良く行うことができる。

【0024】

【発明の実施の形態】図1は本発明の基本構成の説明図である。本発明のCDMA受信装置は図の(a)に示すように、受信信号を逆拡散する逆拡散部11と、逆拡散した信号を検波する検波部12と、受信した入力信号を一時蓄積して遅延させる遅延バッファ13と、遅延バッファ13に蓄積した情報データ信号と現在受信中のパイロット信号の中からその一方を選択して出力する選択部14と、選択部14の出力信号からパスタミングを検出して出力するサーチャー15と、サーチャー15の出力信号を基に逆拡散コードを発生する逆拡散コード発生部16とを備える。

【0025】本発明のCDMA受信装置において、遅延バッファ13に蓄積された情報データ信号が選択部14を介してサーチャー15に入力され、かつ、検波部12の出力である判定データをサーチャー15に帰還し、サーチャー15はそれらの入力信号を基に、パイロット信号と同様に情報データ信号を利用してパスタミングを検出するようにしている。

【0026】サーチャー15におけるパスタミング検出において、パイロット信号を利用するときは、選択部14は受信信号のIチャネル又はQチャネルの両方又はその一方に含まれるパイロット信号をサーチャー15に直接出力する。パイロット信号は予め定められたパターン信号であるため、サーチャー15は受信したパイロット信号と既知のパターン信号との相関を測定する。

【0027】また、受信情報データを利用するときは、選択部14は遅延バッファ13に一時蓄積された受信情報データを選択してサーチャー15に出力し、サーチャー15は該受信情報データと、検波部12から出力された該受信情報データの判定データとの相関を測定する。

【0028】なお、図1の(b)はパイロット信号内挿形の場合のIチャネル及びQチャネルにおける受信信号の例を示し、図の(c)はパイロット信号外挿形の場合のIチャネル及びQチャネルにおける受信信号の例を示している。

【0029】図2は前述の本発明における入力信号の遅延バッファの説明図である。図の(a)は図1に示す構成のうちの枢要部を取出した構成を示し、図の(b)は図の(a)に示すA点、B点及びC点の各信号フレームのタイムチャートを示し、各信号フレーム内に付した番号はスロット番号を示し、1スロットは例えば10シンボルのデータからなるものとする。

【0030】サーチャー15においてパスタミングの検出に情報データを用いる際に、受信した情報データは未知データであるため、該情報データを逆拡散部11及び検波部12により逆拡散して検波し、情報データの判定を行う必要がある。

【0031】しかし、図の(b)に示すように、検波部12の出力のC点からその判定データが送出されるのは、判定処理に要する時間分(例えば20シンボル分)遅延するため、A点の情報データ入力信号を遅延バッファ13に取り込んでその遅延分(例えば上記20シンボル分)遅らせ、その出力であるB点の信号をサーチャー15に入力してタイミングを合わせる必要がある。

【0032】したがって、サーチャー15に判定データが帰還されるタイミングで該情報データ信号がサーチャー15に入力される。なお、前述の遅延分は主に位相推定に要する時間であり、位相推定に多くの時間を掛ける場合はそれだけ遅延時間が大きくなる。

【0033】図3は本発明の情報データ信号の所定区間毎の相関出力を用いる相関測定の説明図である。図の(a)はパイロット信号内挿形の場合を示し、図の(b-1)及び図の(b-2)はパイロット信号外挿形の場合を示している。図に示すように、情報データ信号に対してそれぞれ所定の区間毎の判定データとの相関出力を電圧加算し、その後、各区間の電圧加算値を電力加算してパスタイミングを検出する。

【0034】図1に示す実施形態のようにサーチャーが1系統しかない場合、パイロット信号内挿形の受信信号に対しては、図3の(a)に示すように、パイロット信号及び情報データ信号に対して、所定の区間毎にシンボル毎の相関値の電圧加算を行い、該電圧加算値電力加算して分散の小さい相関値を求める。

【0035】また、サーチャーが1系統しかない場合に、パイロット信号外挿形の受信信号に対しては、パイロット信号と情報データ信号の相関値を同時に検出することができないため、図3の(b-1)に示すように、情報データ信号のみに対して相関値の測定を行う。但し、通信開始時等、情報データ信号が出力されない状態のときにはパイロット信号を用いてパス検出を行う。

【0036】一方、サーチャーが2系統の信号を検出できる場合、パイロット信号外挿形の受信信号に対して、図3の(b-2)に示すように、同一時刻のパイロット信号及び情報データ信号を、それぞれブロック毎(スロット毎)に電圧加算を行い、その後、同一時間区間のブロック毎のパロット信号と情報データの電圧加算値同士を電力加算し、更に幾つかのブロックの電力加算値同士で電力加算を行う。この場合でも、電圧加算は所定の時間区間のデータブロック単位で行うが、該データブロック単位は、フェージングによる位相回転の影響が無い最適な区間長とする。

【0037】図4は、2系統の信号を検出するサーチャーを有する本発明の実施形態を示す。同図において、サーチャー45は、パイロット信号用相関検出器451と、情報データ信号用相関検出器452と、それらの相関検出器からの相関電圧加算値を電力加算する加算器453とを備える。その他の構成要素は図1に示した構成

におけるものと同一であるので、同一の符号を付し重複した説明は省略する。

【0038】このような加算による相関の検出は、現在標準化が進んでいるW-CDMAのフレーム及びスロット長に対応するブロック単位で電圧加算を行うことができる。つまり、本来パイロット信号はチャンネルの位相推定を行わせるために送信される信号であり、通常、移動環境で起こるフェージングによる位相回転の影響が無いと予測される信号長と周期とが設定されているため、パイロット信号のブロック毎に電圧加算を行うことにより、精度良く相関を検出することができる。

【0039】図5はエラーレートとCRCチェック結果を帰還する本発明の構成の説明図である。図5に示す構成は図1に示した基本構成のほかに、誤り訂正符号化単位のフレーム毎のエラーレート(BER)値とCRCチェックによる該フレームの合否判定結果とをサーチャー15にフィードバックする構成を備えたものである。

【0040】すなわち、検波部12から出力される判定データの誤り訂正を行う誤り訂正部51と、該誤り訂正を行ったデータのCRCチェックを行うCRCチェック部52と、誤り訂正を行ったデータを再符号化する再符号化部53と、再符号化データと判定データとを比較してエラーレートを推定するエラーレート(BER)推定部54とを新たに設けている。

【0041】そして、CRCチェック部52により、誤り訂正フレーム単位でCRCチェックを行い、各フレームに誤りがあったか否かを調べる。また、誤り訂正後の判定データを再符号化部53により再符号化し、エラーレート(BER)推定部54において誤り訂正前の判定データと誤り訂正後の再符号化データとを比較することにより、判定データのエラーレート推定を行う。この際、CRCチェックの合否判定で該フレームに誤りが無いと判定された場合には、完全なエラーレート推定が可能となる。

【0042】図5に示す実施の形態は、エラーレート(BER)推定部54から出力されるフレーム毎の誤り数、及びCRCチェック部42から出力される合否判定結果を、サーチャー15に帰還し、サーチャー15におけるパスタイミング検出の精度を向上させる。以下、その具体的手段について説明する。

【0043】図6は本発明によるパイロット信号内挿形の誤り訂正符号化単位のパスタイミング検出の説明図である。同図に示すように、パイロット信号及び情報データ信号の所定長のブロック単位でその相関値の電圧加算を行うとともに、該電圧加算値を誤り訂正符号化単位で電力加算し、かつ、幾つかの訂正符号化単位の電力加算値を更に電力加算した相関値を、サーチャー15のパス検出回路61に入力する。

【0044】パス検出回路61の出力はパスタイミング送出ゲート62に入力され、また、パスタイミング送出

ゲート62には、前述のCRCチェック部52の合否判定結果及びエラーレート（BER）推定部54のエラーレート推定値が入力される。パスタイミング送出ゲート62は、これら合否判定結果又はエラーレート推定値を基に、パスタイミング検出結果を逆拡散コード発生部16へ出力するか否かを以下のように決定する。

【0045】CRCチェックの結果がエラーである場合には、サーチャー15に帰還された判定データに誤り訂正ができないくらいに誤りがあるということであるから、該情報データによるパス検出の信頼度は低いとみなし、パスタイミング送出ゲート62を遮断し、逆拡散コード発生部16へはそのパスタイミング検出結果を反映させない。なお、逆拡散コード発生部16は、パスタイミング検出結果が入力されない場合は、前回のパスタイミングで引続き逆拡散コードを発生する。

【0046】CRCチェックによりエラーが無いと判定された場合には、再符号化データと判定データとから推定されるエラーレートが或る値以上になったときに、パス検出の信頼度が低いとみなし、パスタイミング送出ゲート62を遮断し、逆拡散コード発生部16へはそのパスタイミング検出結果を反映させない。

【0047】図7は本発明のパイロット信号内挿形の場合のエラーレートに応じた重み付けによるパスタイミング検出の説明図である。同図に示すように、パイロット信号及び情報データ信号の所定長のブロック単位でその相関値の電圧加算を行うとともに、該電圧加算値を誤り訂正符号化単位で電力加算し、該誤り訂正符号化単位の電力加算値の相関値をそれぞれ相関値メモリ71₁、71₂、71₃に記憶し、かつ、該各誤り訂正符号化単位の相関値に、それぞれの誤り訂正符号化単位毎のエラーレート（BER）推定値に応じた重み付け（W1、W2、W3）を行い、該重み付けを行った各誤り訂正符号化単位の相関値を電力加算した相関値を、パス検出回路73に入力する。

【0048】ウェイト制御部72は、誤り訂正符号化単位毎のエラーレート（BER）推定値に応じた重み付け係数（W1、W2、W3）を出力し、誤り訂正符号化単位毎のエラーレート（BER）推定値は、前述の図5に示すエラーレート（BER）推定部54により算出される。なお、各誤り訂正符号化単位毎のエラーレートを算出するのに、各誤り訂正符号化単位間で時間的なズレが生ずるため、各誤り訂正符号化単位毎の相関値を記憶する相関値メモリ71₁、71₂、71₃を備える必要がある。

【0049】図8は本発明によるパイロット信号外挿形の誤り訂正符号化単位のパスタイミング検出の説明図である。この実施の形態は、パイロット信号及び情報データ信号の所定長のブロック単位でそれぞれ相関値の電圧加算を行い、かつ、同じタイミングのブロック同士でパイロット信号及び情報データ信号の相関値の電圧加算値

を電力加算し、かつ、それらの電力加算値を誤り訂正符号化単位で電力加算し、更に、幾つかの訂正符号化単位の電力加算値を更に電力加算した相関値を、サーチャー15のパス検出回路81に入力する。

【0050】この場合も、図6に示した実施の形態と同様に、パス検出回路81の出力はパスタイミング送出ゲート72に入力され、また、パスタイミング送出ゲート82には、CRCチェック部42の合否判定結果及びエラーレート（BER）推定部54のエラーレート推定値が入力される。

【0051】パスタイミング送出ゲート82は、これら合否判定結果又はエラーレート推定値を基に、パスタイミング検出結果を逆拡散コード発生部16へ出力するか否かを決定する。その決定手法は、図6に示したパイロット内挿形の場合と同様であるので重複した説明は省略するが、CRCチェック結果又はエラーレート値により、パスタイミング検出結果の逆拡散コード発生部16への反映を同様に制御する。

【0052】図9は本発明のパイロット信号外挿形の場合のエラーレート重み付けによるパスタイミング検出の説明図である。図に示すように、パイロット信号及び情報データ信号の所定長のブロック単位でそれぞれ相関値の電圧加算を行い、かつ、同じタイミングブロック同士のパイロット信号及び情報データ信号の相関値の電圧加算値を電力加算し、かつ、それらの電力加算値を誤り訂正符号化単位で電力加算し、該電力加算した相関値を相関メモリ91₁、91₂、91₃に記憶し、かつ、その各誤り訂正符号化単位の相関値に、それぞれの誤り訂正符号化単位毎のエラーレート（BER）推定値に応じた重み付け（W1、W2、W3）を行い、該重み付けを行った各誤り訂正符号化単位の相関値を電力加算した相関値を、パス検出回路93に入力する。

【0053】ウェイト制御部92は、図6に示した実施の形態と同様に、誤り訂正符号化単位毎のエラーレート（BER）推定値に応じた重み係数（W1、W2、W3）を出力し、誤り訂正符号化単位毎のエラーレート（BER）推定値は、前述の図5に示すエラーレート（BER）推定部54により算出される。なお、各誤り訂正符号化単位毎の相関値を記憶する相関値メモリ91₁、91₂、91₃を備えた理由も前述の図7に示した実施の形態の場合と同様である。

【0054】図10は本発明における誤り訂正符号化単位毎のエラーレート推定値に応じた重み係数算出の例を示している。図の（a）はCDMA受信装置の移動速度を考慮しない場合の重み係数算出方法の例を示し、図の（b）は移動速度を考慮した場合の重み係数算出方法の例を示している。

【0055】今、第1、第2及び第3の各誤り訂正符号化単位フレームにおけるエラー数をそれぞれN1、N2、N3とし、 $Z = N1 + N2 + N3$ とすると、第1、

第2及び第3の誤り訂正符号化単位フレームの相関値に対するそれぞれの重み係数 $W1$, $W2$, $W3$ は、

$$W1 = (Z/N1) / (Z/N1 + Z/N2 + Z/N3)$$

$$W2 = (Z/N2) / (Z/N1 + Z/N2 + Z/N3)$$

$$W3 = (Z/N3) / (Z/N1 + Z/N2 + Z/N3)$$

として算出する。なお、 $W1 + W2 + W3 = 1$ となる。

【0056】各重み係数 $W1$, $W2$, $W3$ は、それぞれ自ブロック内のエラー数に反比例した値となる。即ち、エラー数が多い程小さな値の係数となり、エラー数が少ないほど大きな値の係数となる。このように、エラー数の逆数に応じた重み係数を各ブロックの相関値に乗算することにより、相関値の精度を向上させることができる。なお、この実施例では誤り訂正符号化単位フレームを3フレーム用いて相関値を算出する例を示しているが、勿論フレーム数はこれに限定されるものではない。

【0057】更に、図の(b)に示すように、推定された移動速度をも参照するようにし、例えば、各フレームのエラー数 $N1$, $N2$, $N3$ が全て或る値以上のときは、そのときの推定移動速度 V を参照し、推定移動速度 V が或る速度 V_{fast} 以下の場合には、パスタミングの再設定を行わず、前回のタイミングで動作させ、推定移動速度 V が或る速度 V_{fast} 以上の場合には再設定を行うようにする。

【0058】これは、推定移動速度 V が或る速度 V_{fast} 以下の場合には、パス状態がそれほど変化していないと考えられ、エラー数が非常に多いときは前回のパスタミングで逆拡散を行った方が精度が良い場合が多いからである。

【0059】なお、推定移動速度 V は、例えばフェージング変動周波数(単位時間あたりにフェージング変動レベルが所定レベル値を交差する回数)を測定すること等により、推定することができる。

【0060】各フレームのエラー数 $N1$, $N2$, $N3$ のいずれかが或る値以下のときは、前述の図9の(a)に示したような算出方法により重み係数を算定し、該重み係数を乗算した相関値を電力加算した相関値を基に、パスタミングを検出することにより、パスタミングを精度良く検出することができる。

【0061】

【発明の効果】以上説明したように、本発明によれば、情報データ信号をパイロット信号と同様に用いてパスタミングの検出を行うことにより、パイロット信号の挿入比率を大きくすることなく、また、パイロット信号の*

* 送信電力を増加させることなく、信号対雑音比(S/N)下でのパスタミング検出の精度を向上させることができる。

【0062】また、受信した情報データ信号の判定データについて、誤り訂正とCRCチェックを行い、その結果と判定データのエラーレート推定値とを用いて、帰還判定データの信頼度を評価し、該帰還判定データの信頼度が低い場合は、その情報データ信号を用いて検出したパスタミング検出結果を削除し、より信頼性の高いパスタミングの設定を可能としている。

【0063】更に、判定データのエラーレート推定値に応じて重み付を行った複数の相関値を用いてパスタミングを検出することにより、パスタミングの精度を高めることができる。

【図面の簡単な説明】

【図1】本発明の基本構成の説明図である。

【図2】本発明における入力信号の遅延バッファの説明図である。

【図3】本発明の情報データ信号の所定区間毎の相関出力を用いる相関測定の説明図である。

【図4】2系統の信号を検出するサーチャを有する本発明の実施形態の説明図である。

【図5】エラーレートとCRCチェック結果を帰還する本発明の構成の説明図である。

【図6】本発明によるパイロット信号内挿形の誤り訂正符号化単位のパスタミング検出の説明図である。

【図7】本発明のパイロット信号内挿形の場合のエラーレートに応じた重み付けによるパスタミング検出の説明図である。

【図8】本発明によるパイロット信号外挿形の誤り訂正符号化単位のパスタミング検出の説明図である。

【図9】本発明のパイロット信号外挿形の場合のエラーレート重み付けによるパスタミング検出の説明図である。

【図10】本発明における誤り訂正符号化単位毎のエラーレート推定値に応じた重み係数算出の例を示す図である。

【図11】従来のパイロット信号によるパスタミング検出の説明図である。

【符号の説明】

- 11 逆拡散部
- 12 検波部
- 13 遅延バッファ
- 14 選択部
- 15 サーチャ
- 16 逆拡散コード発生部

【図 1】

本発明の基本構成の説明図




本発明における入力信号の遅延バッファの説明図




【図 3】

本発明の情報データ信号の所定区間毎の相関出力を用いる
相関測定の説明図




【図 4】

2 系統の信号を検出するサーチャーを有する
本発明の実施形態の説明図




【図 5】

エラーレイトとCRCチェック結果を帰還する本発明の構成の説明図




【図 6】

本発明によるパイロット信号内挿形の誤り訂正符号化単位のパスタイミング検出の説明図




【図7】

本発明のパイロット信号内挿形の場合のエラーレートに応じた
感み付けによるバスタイミング検出の説明図




【図8】

本発明のパイロット信号外挿形の誤り訂正符号化単位の
バスタイミング検出の説明図




【図9】

本発明のパイロット信号外形形の場合のエラーレート重み付けによるバスタイミング検出の説明図




【図10】

本発明における誤り訂正符号化単位毎のエラーレート推定値に応じた重み係数算出の例



【図 11】

従来のパイロット信号によるバスタイミング検出の説明図



フロントページの続き

(72)発明者 中村 聡
神奈川県川崎市中原区上小田中 4 丁目 1 番
1 号 富士通株式会社内

(72)発明者 川口 紀幸
神奈川県川崎市中原区上小田中 4 丁目 1 番
1 号 富士通株式会社内

(72)発明者 木村 大
神奈川県川崎市中原区上小田中 4 丁目 1 番
1 号 富士通株式会社内

F ターム(参考) 5K022 EE02 EE36